在8月下旬于美国矽谷进行的年度Hot Chips大会上
，Intel与Xilinx分享了晶片堆叠技术的最新进展.美国的一项钻研专案旨在造就一个能以随插即用的「幼晶片(chiplet)」来设计半导体的生态系统；而在此同时
，英特尔(Intel)和赛灵思(Xilinx)等厂商则是使用专有封装技术
，来让自己的FPGA产品与竞争产品有所差距化。

在将来八个月
，美国国防部高档钻研计画署(DARPA)的「CHIPS」(Common Heterogeneous Integration and Intellectual Property Reuse Strategies)专案
，进展能界说与测试盛开晶片介面(open chip interfaces)
，并在三年内让很多公司使用该连结介面来打造各类复杂的零组件。

英特尔已经参加此项专案
，其他厂商预计也会顿时跟进；这位x86架构的巨擘在内部争论是否要公开部份的嵌入式多晶片互连桥接技术(embedded multi-die interconnect bridge
，EMIB)
，而在8月下旬于美国矽谷进行的年度Hot Chips大会上
，英特尔颁布了目前EMIB技术的大部门细节。

有机基板(organic substrate)的多晶片模组(MCM)已经行之丰年
，除了相对较低密度的问题
，有些供给商在设法子降低成本。台积电率先推出了一种扇出型(fan out)晶圆级封装
，用来封装苹果(Apple)最新iPhone手机中的利用处置器及其影象体
，该技术提供比多晶片模组技术更大的密度
，但用来连结处置器仍不够力。

如同微软
，AMD的Epyc伺服器处置器不思考选取相对昂贵的2.5D 堆叠技术
，此处置器是由有机基板上的四颗裸晶(die)所组成。在Hot Chip大会上介绍该晶片的AMD代表Kevin Lepa暗示：「较传统的多晶片模组是较为人知的技术
，成本更低…某些方面(效力)会有所就义
，但我们以为这是能够接受的。」

一些人但愿DARPA的研发专案能尽速解决复杂的技术与贸易瓶颈
，Xilinx的一位资深架构师即暗示：「我们但愿幼晶片能造成更像是IP。」

在2014年
，英特尔首先将其EMIB技术形容为职能媲美2.5D堆叠技术、但成本更低的规划
，某部门是由于它只使用一部份的矽中介层(silicon-interposer)来衔接任何尺寸的裸晶两端。 Altera在被英特尔并购前尝试过该技术
，其此刻出货的高阶Stratix FPGA使用EMIB来连结DRAM堆叠与收发器。

EMIB介面与CCIX进展

在Hot Chips大会上
，英特尔介绍了两种选取EMIB技术的介面
，其一名为UIB
，是以一种若非Samsung就是SK Hynix使用的DRAM堆叠Jedec连结尺度为基；另表一个称作AIB
，是英特尔为收发器开发的专有介面
，之后宽泛利用于类比、RF与其他元件。

英特尔与Xilinx都提到了设计模组化晶片时所面对的一些挑战。 CoWoS造程要求晶片的最大接面温度维持在摄氏95度以下；Singh提到
，DRAM堆叠每削减一层
，温度约莫会提高两度；Shumarayev则暗示
，英特尔要求晶片供给商为堆叠出货的裸晶都是KGD (known good die)
，由于封装坏晶粒的成本问题一向是多晶片封装市场的困扰。

编译：W. Lin；责编：Judith Cheng

参考原文：Hot Chips Spotlights Chip Stacks
，by Rick Merritt

(文章起源:EET 电子工程专辑 )